1 BUS TIMING
Bus merupakan
lintasan komunikasi yang menghubungkan dua atau lebih komponenkomponen komputer.
Sebuah bus yang menghubungkan komponen-komponen utama computer disebut sebagai
Bus System. Biasanya sebuah Bus Sistem terdiri dari 50 hingga 100 saluran yang
terpisah.
Timing berkaitan
dengan cara terjadinya event yang diatur pada bus system, dan dapat dibedakan
atas :
1. Synchronous
Terjadinya event
pada bus ditentukan oleh clock ( pewaktu )
2. Asynchronous
Terjadinya
sebuah event pada bus mengikuti dan tergantung pada event sebelumnya Jadi bus
timing sangat penting untuk memahami sistem sebelum memilih memori atau bagian
I/O untuk interface ke mikroprosesor 8086 atau 8088. Bagian ini menyediakan
kedalam operasi signal bus, pembacaan dan penulisan timing yang pokok dari 8086
/ 8088. Juga penting untuk diperhatikan bahwa kita hanya akan mendiskusikan
waktu yangmempengaruhi memori dan interfacing I/O dalam bagian ini.
1.1 OPERASI BUS
YANG POKOK
Tiga bus dari
8086 dan 8088, fungsi - alamat, data dan kontrol - sebenarnya merupakan cara
yang sarna dengan yang ada pada mikroprosesor lain. Jika data dituliskan ke
memori mikroprosesor akan mengeluarkan alamat memori pada bus alamat,
mengeluarkan data untuk dituliskan kedalam memori pada data bus, dan membuat
tulisan (WR) kememori dan 101M= 0 untuk 8088 danMI/O / = 1 untuk 8086. Jika
data dibaca dari memori, mikroprosesor akanmenghasilkan alamatmemori pada
alamat bus,membuat bacaan signal memori (RD), dan menerima data melalui data
bus.
1.2 TIMING SECARA
UMUM
8086 / 8088
menggunakan memori dan I/O dalam periode waktu yang disebut bus cycles, yang
sama dengan empat periode sistem clocking (pernyataan T). Jika clock di
operasikan pada 5 MHz (frekuensi operasi pokok untuk dua mikroprosesor
tersebut),maka satu 8086 / 8088 bus cycle diselesaikan dalam800ns.
Ini berarti
bahwa mikroprosesor membaca atau menuliskan data antara mikroprosesor itu
sendiri dan memori atau 110 pada rata-rata 1.25 juta kali tiap satu detik.
(Karena queue internal, 8086 / 8088 dapat membuat 2.5 juta instruksi perdetik
(MIPS) secara tiba-tiba). Versi lain yang ada dari mikroprosesor tersebut akan
mengoperasikan rata-rata transfer yang tinggi karena frekuensi clock yang lebih
tinggi.
• During T1 :
– Menempatkan
alamat bus Adress/Data.
– Sinyal
kontrolM/IO dan DT/R memilih memori atau masukan/keluaran, maka address
tersebut akan di latch pada bagian bus adress dan mengset secara langsung pentransferan
data pada Bus data.
• During T2 :
– 8086
meberikan sinyal RD atau WR (keduanya harus 0) dan DEN untuk penulisan
data.
– Mengaktifkan
DEN memori atau I/O untuk menulis data dan membaca data.
• During T3 :
– Selama
T3 memberikan ijin untuk mengakses data di memori atau I/O. READY merupakan
akhir dari T2.
– Jika
low, T3 melakukan proses menunggu, sebaliknya jika Bus data merupakan akhir
dari T3.
• During T4 :
– Semua
sinyal bus tidak aktif danmempersiapkan bus cycle selanjutnya.
– Data yang
di dapat dari pembacaan untuk di tulis.
1.3 READ TIMING
• Memberikan
address pada bus address.
• Memberikan
data pada bus data.
• Melakukan
penulisan (WR=0) danmengajtifkan M/IO dengan kondisi 1.
1.4 WRITE TIMING
• Memberikan
address pada bus address.
• Melakukan
pembacaan (RD=0) dan mengaktifkan M/IO dengan kondisi 1.
• Menunggu
proses pembacaan data dari memori selesai.
2 KEADAAN READY
DAN WAIT
Input Ready
dapat menyebabkan keadaan menunggu untuk memori yang lambat dan komponen I/O.
Keadaan menunggu (Tw) adalah periode clocking ekstra yang disisipkan antara T2
dan T3 untuk penyebaran bus cycle. Jika pernyataan menunggu disisipkan,maka
waktu akses memori, secara normal 460ns dengan 5MHz clock, disebarkan dengan
satu periode clocking ke 660ns. Dalam bagian ini, kita akan mendiskusikan
sirkuit sinkronisasi READY yang ada didalam clock generator 8284A, menunjukkan
bagaimana menyisipkan satu atau lebih pernyataan menunggu secara selektif
kedalambus cycle, dan menguji input READY dan waktu sinkronisasi yang
diperlukan.
2.1 INPUT READY
Input READY
dicontohkan dalam bagian akhir T2 dan lagi, jika dapat diterapkan, dalam bagian
tengah dari Tw. Jika READY adalah logika 0 pada bagian akhir T2, maka T3 akan
ditunda dan TWdisisipkan antara T2 dan T3. READY dicontohkan kemudian pada
bagian tengah Tw untuk menentukan apakah pernyataan berikutnya adalah Tw atau
T3. Perlu diujikan untuk mendapatkan logika 0 pada transisi 1-0 dari clock pada
bagian akhir T2 dan untuk 1 pada transisi 0-1 dari clock dalam bagian tengah
Tw. Input READY ke 8086/8088 mempunyai beberapa persyaratan timing yang
suilit.Timing yang diperlukan untuk operasi ini dijumpai dengan sirkuit
sinkronisasi READY internal dari generator clock 8284A. Jika 8284A digunakan untuk
READY, input ROY (input ready ke 8284A) akan muncul pada bagian akhir dari
setiap pernyataan T.
2.2 RDY DAN 8284A
RDY adalah input
ready yang disinkronisasi pada clock generator 8284A. Input ASYNC akan memilih
satu tahap sinkronsasi jika merupakan logika 1 dan memilih dua tahap jika logika
0. Jika satu tahap diseleksi, maka signal RDY akan disimpan dari perolehan pin
READY 8086/8088 hingga sisi negatif selanjutnya dari clock. Jika dua tahap
diseleksi, maka sisi positif pertama dari clock akan menangkap RDY dalam
flip-flop pertama. Output dari flip-flop ini diberikan ke flip-flop kedua
sehingga pada sisi negatif berikutnya dari clock, flip-flop kedua akan
menangkap RDY. Disini serial 8-bit akan mengambil (74LSI64) logika 0 untuk satu
atau lebih periode clock dari satu output Q-nya hingga ke RDY, input dari
8284A. Dengan ketentuan yang semestinya, sirkuit ini dapat menyediakan beberapa
jumlah pernyataan menunggu. Juga perhatikan bagaimana register penggati
dikosongkan kembali ke point permulaannya. Output dari register ditekan tinggi
ketikapin RD, WR, dan INTA semuanya adalah logika 1. Tiga signal tersebut
adalah tinggi hingga pernyataan T2, sehingga register penggantiakan berganti
untuk pertama kali ketika sisi positif dari T2 tiba. Jika satu wait diinginkan,
maka ouput QB dihubungkan kegerbang OR. Jika dua wait diinginkan,makaoutput QC
dihubungkan, dan seterusnya.
3 MODE MINIMUM
DAN MODE MAKSIMUM
Ada dua operasi
untuk 8088 dan 8086 yaitu mode minimum dan modemaksimum. Operasi mode minimum
didapatkan dengan cara menghubungkan pin pilihan mode MN/MX ke tegangan positif
5volt. Sedangkan mode maksimum didapatkan dengan cara menghubungkan ke dasar
pin tersebut.
3.1 OPERASI MODE
MINIMUM
Operasi mode
minimum merupakan cara yang paling mudah untuk mengoperasikan mikroprosesor
8086/8088. Biayanya lebih murah karena semua sinyal kontrol untuk memory dan
I/O dibangkitkan oleh mikroprosesor. Sinyal-sinyal kontrol ini sama dengan
Intel 8085A, periferal 8-bit untuk digunakan dengan 8086/8088 tanpa
pertimbangan khusus.
3.2 OPERASI MODE
MAKSIMUM
Operasi mode
maksimum berbeda dengan operasimode minimum dalam hal beberapa sinyal kontrol
harus dibangkitkan secara eksternal. Hal ini membutuhkan bus controller 8288. Tidak
ada cukup pin pada 8086/8088 untuk kendali bus selama mode maksimum karena pin-pin
baru dan fitur-fitur baru telahmenggantikan beberapa diantaranya. Modemaksimum biasanya
hanya digunakan ketika sistem berisi co-processor eksternal seperti co-processor
8087 (untuk aritmatik).
3.3 PENGONTROL BUS
8288
Pada
pengontrolan bus 8288 ini harus menggunakan pada mode maksimum untuk menyalakan
sinyal kontrol bagimemori dan I/O. Alat ini mengakibatkan mode maksimum pada
8086/8088 yang menghilang beberapa sinyal kontrol yang berguna dari sinyal control
untuk co - prosesor.
sumber :
http://lightspears.blogspot.co.id/2016/10/tugas-3-mikrokomputer.html
http://isramrasal.staff.gunadarma.ac.id/
