1. Pin
Out dan Fungsi Pin
1.1 Pin
Out
Pin out dan
Fungsi Pin. Secara virtual tak ada perbedaan antara mikroprosesor 8086 dan
8088-keduanya terkemas dalam dual in-line package (DIP) 40-pin. Mikroprosesor
8086 merupakan mikroprosesor 16-bit dengan bus data 16-bit, sementara
mikroprosesor 8088 merupakan mikroprosesor 16-bit dengan bus data 8-bit.Bagaimanapun
terdapat perbedaan kecil antara keduanya, yakni pada sinyal kontrol. 8086 memiliki
pin M/IO, dan 8088 memiliki pin IO/M. Perbedaan lainnya adalah pada pin 34 chip
8088 terdapat pin SSO sementara pada chip 8086 terdapat pin BHE/S7. Baik 8086
maupun 8088, keduanya membutuhkan catu daya sebesar +5,0 volt dengan toleransi
sebesar 10 persen. 8086 menggunakan arus catu maksimum 360 mA, sementara 8088
menggunakan arus catu maksimum 340 mA.Mikroprosesor
8086 dan 8088 akan kompatibel TTL jika kekebalan terhadap noise disesuaikan
menjadi 350 mV dari nilai 400 mV yang biasa.
1.2 Fungsi
Pin
Ø
AD7-AD0
Jalur bus alamat/data 8088
yang di-multipleks pada 8088 dan berisi 8-bit LSB dari alamat memory atau nomor
port I/O. Pin-pin ini berada pada status impedansi tinggi selama hold
acknowledge.
Ø
A15-A8
Bus alamat 8088 menyediakan
bit-bit alamat memory paruh atas MSB selama siklus bus.
Ø
A19-A16
Bit-bit alamat status
di-multipleks untuk memberi sinyal (S6-S3) alamat A19-A16 dan juga bit-bit
status S6-S3. Status impedansi tinggi selama hold acknowledge.
Ø
RD
Jika sinyal logika 0 bus data
bisa menerima data dari memory atau alat I/O.
Ø
READY
Input ini dikendalikan untuk
mrnyisipkan status tunggu ke timing prosesor.
Ø
INTR
Interrupt request digunakan
untuk meminta interupt perangkat keras.
Ø
TEST
Pin input yang dites oleh
instruksi WAIT.
Ø
NMI
Input non-maskable
interrupt sama dengan INTR kecuali NMI tidak memeriksa bit flag IF logika 1.
Ø
RESET
Input mereset mikroprosesor
saat logika 1.
Ø
CLK
Pin clock menyediakan sinyal
timing dasar ke mikroprosesor.
Ø
VCC
Input catu daya menyediakan
sinyal +5,0 volt toleransi 10 persen ke mikroprosesor.
Ø
GND
Hubungan ground jalur kembali
catu daya.
Ø
MN/MX
Pin mode minimum atau
maksimum.
Ø
BHE/S7
Pin bus high enable pada 8086
untuk enable data MSB (D15-D8).
Ø
IO/M
Pin IO/M (8088) atau pin M/IO
(8086) akan memilih memory (M/IO) atau I/O.
Ø
WR
Jalur write merupakan strobe
yang menunjukkan bahwa 8086/8088 sedang mengeluarkan data ke memory atau I/O.
Ø
INTA
Sinyal interrupt acknowledge
merupakan tanggapan terhadap pin INTR.
Ø
ALE
Address latch enable
menunjukkan bahwa bus alamat/data 8086/8088 berisi informasi alamat.
Ø
DT/R
Sinyal data transmit/receive.
Ø
DEN
Data bus enable mengaktifkan
buffer bus data eksternal.
Ø
HOLD
Input hold meminta direct
memory access (DMA).
Ø
HLDA
Hold acknowledge menunjukkan
bahwa 8086/8088 memasuki status hold.
Ø
SS0
Jalur SS0 ekuivalen dengan
pin S0 pada operasi mode maksimum. Sinyal ini digabungkan dengan IO/M dan DT/R
untuk mendekode fungsi siklus bus saat itu.
Ø
S0, S1, dan S0
Bit-bit status ini menunjukkan fungsi siklus bus saat itu. Sinyal-sinyal ini
biasanya didekode oleh bus controller 8288.
Ø
RO/GT1
Pin-pin request/grant ini
meminta DMA selama operasi mode dan maksimum. Jalur-jalur ini bidireksional dan
digunakan RO/GT1 untuk meminta dan memberi hak operasi DMA.
Ø
LOCK
Output lock digunakan untuk
mengunci periferal dari sistem. Pin ini diaktifkan dengan menggunakan awalan
LOCK untuk semua instruksi.
Ø
QS1 dan QS0
Bit
queue status menunjukkan status antrian instruksi internal.
1.3 Pin
Node Minimum
Operasi mode
minimum merupakan cara yang paling mudah untuk mengoperasikan mikroprosesor
8086/8088. Biayanya lebih murah karena semua sinyal kontrol untuk memory dan
I/O dibangkitkan oleh mikroprosesor. Sinyal-sinyal kontrol ini sama dengan
Intel 8085A, periferal 8-bit untuk digunakan dengan 8086/8088 tanpa pertimbangan
khusus. Operasi mode minimum 8086/8088 didapat dengan menghubungkan pin MN/MX
langsung ke +5,0 volt. Jangan hubungkan pin ini ke +5,0 volt melalui register
pull-up karena tidak akan berfungsi dengan benar.
1.4 Pin
Node Maksimum
Operasi mode
maksimum berbeda dengan operasi mode minimum dalam hal beberapasinyal kontrol harus dibangkitkan secara
eksternal. Hal ini membutuhkan bus controller 8288. Tidakada cukup pin pada 8086/8088 untuk kendali bus
selama mode maksimum karena pin-pin baru danfitur-fitur baru telah menggantikan beberapa
diantaranya. Mode maksimum biasanya hanyadigunakan ketika sistem berisi co-processor
eksternal seperti co-processor 8087 (untuk aritmatik).Untuk mencapai mode
maximum untuk penggunaan dengan co-processor external, hubungkan pin MN/MX ke
ground.
2. Catu
Daya/Power Supply DC
2.1 Karakteristik
Input
Karakteristik input mikroprosesor
ini kompatibel dengan semua komponen logika standar yang tersedia saat ini. ini
merupakan level tegangan input dan persyaratan arus input untuk semua pin input
pada kedua mikroprosesor. Level arus input sangat kecil karena input merupakan
koneksi gerbang MOSFET dan hanya mempresentasikan arus bocor.
2.2 Karakteristik
Output
Level tegangan logika 1 pada
8086/8088 kompatibel dengan sebagian besar keluarga logika standar tetapi
logika 0 tidak. Rangkaian standar logika memiliki tegangan maksimum logika 0
sebesar 0.4V dan 8086/8088 memiliki maksimum 0.45V. dengan demikian ada
perbedaan 0.05V.Perbedaan ini
memperkecil kekebalan terhadap noise dari level standar sebesar 400mV
(0.V-0.45V) menjadi 350 mV. Kekebalan terhadap noise adalah perbedaaan antara
level tegangan output logika 0 dan level tegangan output logika 1.
3. Clock
Generator
3.1 Clock
Generator 8284A
Clock Generator 8284A merupakan salah
satu komponen tambahan microprocessor 8086/8088. Tanpa generator clock banyak
rangkaian tambahan yang dibutuhkan untuk membangkitkan clock (CLK) pada sistem
yang berbasis 8086/8088. 8284A menyediakan fungsi-fungsi atau Sinyal – sinyal
dasar sebagai pembangkit clock, menyelaraskan RESET, Sinkronisasi, READY, dan
sinyal clock peripheral level TTL.Frekuensi operasi standard 5 Mhz
untuk 8086 atau 8088 di dapat dengan memasang Kristal 15 Mhz ke Generator Clock
82841. Keluaran PCLK terdiri dari sinyal yang compatible TTL pada setengah
frekuensi CLK.Clock generator 8084A mempunyai
18 pin yang digabungkan sirkuit yang dirancang khusus untuk menggunakan
mikroprosesor 8086/8088.
3.2 Operasi
8284A
Operasi
dari bagian clock. Setengah bagian atas dari diagram logika menunjukkan bagian
sinkronisasi clock dan reset/pengaturan kembali dari clock generator 8284A.
Operasi
dari bagian reset. Bagian reset dari 8284A adalah sangat sederhana. Bagian ini
terdiri dari buffer trigger Schmitt dan sirkuit ip-optipe-D tunggal. Flip-flop
tipe-D meyakinkan bahwa timing yang diperlukan dari input RESET 8086/8088 akan
dapat dijumpai. Sirkuit ini menerapkan signal RESET ke mikroprosesor pada sisi
negatif (transisi 1-0) dari setiap clock. 8086/8088 memberi contoh RESET pada
sisi positif (transisi 0-1) dari clock : oleh sebab itu, sirkuit ini akan
memperoleh timing yang diperlukan dari 8086/8088.
Frekuensi
operasi standard 5 Mhz untuk 8086/8088 didapat dengan memasang kristal 15 Mhz
ke generator clock 8284A. Keluaran PCLK terdiri dari sinyal yang compatible TTL
pada setengah frekuensi CLK. Bagian reset 8284A sangat sederhana hanya terdiri
dari satu buffer Schmitt Trigger dan satu rangkaian flip-flop tipe-D. Jika
microprocessor 8086/8088 mengalami reset, mikroprosesor ini mulai mengeksekusi
perangkat lunak pada lokasi memory FFFF0H (FFFF:0000) dengan pin interrupt
request disable.
4. Bus
Buffering dan Latching
4.1 Demultiplexing
Bus
Bus alamat atau
data pada 8086/8088 dilakukan multiplexing (dipakai bersama) untuk memperkecil
jumlah pin yang dibutuhkan untuk IC microprocessor 8086/8088. Karena bus-bus
microprocessor 8086/8088 dilakukan multiplexing dan kebanyakan memory dan
peralatan I/O tidak, maka sistem haruslah dilakukan demultiplexing sebelum
pengantarmukaan dengan memory atau dengan I/O. Proses demultiplexing dilakukan
oleh latch 8-bit yang pulsa clock berasal dari sinyal ALE.
4.2 Sistem
Buffering
Sistem
Buffer (Penyangga) Seluruh sistem 8086 atau 8088 harus mempunyai penyangga,
Jika lebih dari 10 unit diload maka disimpan sementara pada bus-bus pin. Semua komponen
buff er akan menggunakan waktu tunda pada system Bus Buffering and Latching
(Penyangga dan Gerendel).
Jika
lebih dari 10 satuan beban terhubung ke pin bus manapun, seluruh sistem 8086
atau 8088 harus dilakukan buffer. Pin yang telah dilakukan multiplexing, telah
dilakukan buffer oleh latch 74LS373, yang dirancang untuk mengendalikan bus
kapasitas tinggi yang ditemukan pada sistem microprocessor. Arus output bu ffer
telah dinaikkan sehingga lebih banyak satuan beban TTL yang dapat dikendalikan.
Keluaran logika 0 menyediakan sampai 32 mA arus sink, dan output logika 1
menyediakan arus sumber hingga 5,2 mA.
4.3 Full
Buffering
Full
Buffering adalah system yang ditahan atau disangga secara penuh yang akan
memperkenalkan timing penundaan pada system. Full Buffering menggambarkan
sepenuhnya sistem yang ditahan di mikroprosesor 8086 dan 8088.
4.4 Half
Buffering
Half
Buffering adalah system yang ditahan atau disangga secara setengah penyangga
yang akan memperkenalkan timing penundaan pada system. Berisi isi bit atas
setengah alamat memori yang ada di seluruh siklus bus.
4.5 Bidirectional
Buffer
Mode ini mampu
mengrim/menerima data dalam dua arah (bidirectional handshake data transfer).Mode ini menyebabkan port A bisa berfungsi
sebagai masukan sekaligus keluaran yang dilengkapi dengan sinyal jabat tangan 5
bit dari port C sebagai kontrol port A. Mode ini tidak tersedia untuk port B.
4.6 Unidirectional
Buffer
Mode ini mampu
mengirim/menerima data dalam satu arah (undirectional handshake data transfer).
4.7 Latching
Latching atau
penahan digunakan dengan 8086s untuk menyimpan alamat dan data, dan digunakan
sebagai pengganti register karena mereka memaksimalkan kali setup. Artinya,
jika data atau alamat mengubah internal sementara latch mengaktifkan aktif,
data melewati segera, sementara dengan mendaftar tidak akan tersedia sampai
setelah jam transisi yang tepat telah terjadi. mikroprosesor awal digunakan
setiap trik yang mereka bisa untuk meningkatkan kecepatan digunakan mereka, dan
ini adalah salah satu dari mereka.
4.8 Sistem
D-Latch
D-latch
adalah perangkat memori yang mampu menyimpan satu bit data selama perangkat
diaktifkan. D-latch mempunyai satu input data (D), satu input control (C) dan
satu output data (Q / Q ').Jika ketika C = 0, maka output Q
terus nilainya (No Ganti)Jika ketika C = 1, maka output Q
mengikuti masukan D (Q = D).
Sumber
0 komentar:
Posting Komentar